Logo

Septièmes rencontres de la communauté française de compilation

Retour Page Principale

Programme

Programme prévisionnel :

 

Mercredi 4 décembre 2013

12h30 - 14h30 Déjeuner
14h30

Accueil (Corinne Ancourt)

14h45 Nelson Lossing, MINES ParisTech, CRI, Fontainebleau
Analyse sémantique des tableaux, des structures et des pointeurs
15h15 Rachid Habel,Telecom Sud Paris, HP2 (High Performance & Parallelism), Evry
Programmation haute performance pour architecture hybride
15h45 Pierre Guillou, MINES ParisTech, CRI, Fontainebleau
Portage et optimisation d'applications de traitement d'images sur architecture Kalray MPPA-Manycore
16h15-16h45 Pause
16h45 Dounia Khaldi, MINES ParisTech, CRI, Fontainebleau
BDSC-Based Automatic Task Parallelization: Experiments
17h15 Alexandre Isoard, INRIA, LIP, Lyon
Parametric tiling with inter-tile data reuse
17h45 Eric Violard, INRIA, CAMUS, Illkirch
Le langage parallèle et la topologie WAVE : "pensez (vos programmes) différemment"
18h15 Jean-François Dollinger, INRIA, CAMUS, Illkirch
Équilibrage de charge entre CPU et GPU guidé par la prédiction des temps d'exécution
19h00-20h30 Diner
20h50

Serge Guelton, Telecom Bretagne, QuarksLab, Brest
Présentation du "Application Compil Challenge"

21h00 Lightning talks :
 

Jeudi 5 décembre 2013

7h30 - 8h30 Petit déjeuner
8h30 Sid Touati, Université Nice, Sophia Antipolis
Comment éliminer les circuits non-positifs dans les ordonnancements périodiques : une stratégie proactive basée sur l'équation du plus court chemin
9h Vivien Maisonneuve, MINES ParisTech, CRI, Fontainebleau
ALICE un benchmark pour le calcul d'invariants de boucles polyédriques
9h30 Carsten Fuhs, University College London, Londres
Améliorer les preuves de terminaison en coopérant
10h-10h30 Pause
10h30 Karim Barkati, IRCAM, Paris
Faustine: une plate-forme Faust vectorielle pour le traitement de signal multimédia
11h Adrien Guatto, INRIA,Parkas, Paris
Sémantique et compilation d'un langage synchrone fonctionnel à rafales
11h30 Mickaël Dardaillon, INSA Lyon, CITI, Lyon
Compilation d'application data flow paramétrique visant les systèmes sur puces dédiés
12h - 13h30 Déjeuner
13h45 - 18h Visite du Château de Fontainebleau et de la ville
19h-20h30 Diner
20h45 En Parallèle :
Atelier 1 : Table ronde - Animation Alain Darte
Atelier 2 : Compil Challenge - Animation Serge Guelton
Atelier 3 : Interface Hardware / Compilation
 

Vendredi 6 décembre 2013

7h30 - 8h30 Petit déjeuner
8h30 Florian Brandner, ENSTA ParisTech, Informatique et Ingénierie des Systèmes, Paris
Analyse statique d'un cache dédié à la pile
9h Stéphane Mancini, TIMA, SLS, Grenoble
Le CacheND-AP : pré-chargement adaptatif dans les tableaux
9h30 Lenaic Bagnères, INRIA, Grand Large, Orsay
Adaptation dynamique des optimisations : versions interchangeables
10h - 10h30 Pause
10h30 François de Ferrière, STMicroelectronics, Grenoble
An Auto-Tuning Optimization System
11h Juan Manuel Martinez, INRIA, CAMUS, Illkirch
Tiling in the VMAD framework
11h20 Aravind Sukumaran Rajam, INRIA, CAMUS, Illkirch
APOLLO Automatic POLyhedral Loop Optimizer
11h40 Serge Guelton, Telecom Bretagne, QuarksLab, Brest
Vectorisation de code Python avec Pythran
12h10 Serge Guelton, Henri-Pierre Charles, Vincent Loechner, ...
Présentation des résultats du "Application Compil Challenge"
12h40 Repas